岗位职责：
1.负责数字设计项目的方案制定、功能开发与测试工作，涵盖软硬件协同设计。
2.主导数字设计项目的验证流程，保障产品满足既定技术指标。
3.参与网络数据包处理类项目，实现包的解析、查找及修改功能。
4.运用主流验证工具开展项目开发，确保系统质量与性能达标。
5.在团队中承担关键角色，与多职能团队保持高效协作。
6.持续改进设计与验证方法，提升整体产品效能。

任职要求：
1.具备电气工程、计算机工程或相关专业背景。
2.拥有扎实的数字设计与验证实践经验，精通Verilog和SystemVerilog等硬件描述语言。
3.熟练应用UVM验证方法学，具备4年以上相关领域工作经验。
4.掌握常用验证工具，如QuestSim、VCS和Verdy。
5.深入理解网络数据包处理机制，可完成包解析、搜索与修改操作。
6.具备优秀的故障排查能力，注重执行过程中的细节把控。
7.适应团队协作环境，能与跨部门成员顺畅配合。
8.拥有良好的沟通表达能力，能够清晰进行书面与口头交流。
9.自我驱动力强，可并行推进多个任务与项目。
10.有使用脚本语言（如Python或Tcl）实现流程自动化的实际经验。
11.熟悉INTelQuartus等EDA设计工具的使用。
12.对数字电路设计原理及硬件架构有深刻认知。

优先资格：
1.具备在高速变化、创新驱动的工作环境中有效沟通与协作的能力。
2.能够独立分析并解决技术问题，对设计与验证体系有全面理解。
3.富有团队合作意识，善于与同事进行技术交流与协同推进。