1、具备1年以上数字电路验证相关经验
2、熟悉SoC验证流程以及ASIC设计开发周期
3、有UVM实际项目经验者优先（包括课程设计/实习/项目实践）
4、了解AMBA总线协议者优先

外语要求：通过大学英语四级或以上

1.熟悉处理器核心的验证工作，尤其具备riscv架构核验证经验者优先
2.熟练使用vcs、questasim等主流仿真工具

知识技能：
1、精通SystemVerilog语言及UVM验证方法学
2、掌握VCS、Verdi、Questa等EDA工具链的使用
3、熟练运用Python/Perl/TCL等脚本语言进行自动化处理
4、熟悉Linux操作系统环境及Makefile编写
5、理解覆盖率驱动验证（CDV）的核心理念
6、了解Git/SVN等版本控制工具，具备良好的沟通能力和学习能力，具有较强的团队协作意识

AI开发平台